讲义

http://www.core.org.cn/OcwWeb/Electrical-Engineering-and-Computer-Science/6-374Fall2003/CourseHome/index.htm

讲义紧紧的基于课程教科书 : Rabaey, Jan, Anantha Chandrakasan, and Bora Nikolic. 数字集成电路: 设计透视. 2nd ed. Prentice Hall, 2002. 使用下列章节号寻找与讲稿题目有关的内容，可以在教科书网址得到.

　

讲座 #	题目	章节 #
1	数字 IC 设计的挑战课程概述	1
2	CMOS 反向器 I 包含亚微米效应的MOS 器件模型 VTC 参数 - DC 特性	3, 5
3	CMOS 反向器 II CMOS 传输延迟寄生电容的估计反向器的版图电源和开启电压的按比例缩小 SPICE 模拟技术	5
	设计工具指南 - 一个门的版图设计, 提取, SPICE, IRSIM
4	CMOS 反向器 III 开关的能耗组成, 短的电路漏电成分 SPICE 模拟技术	5
5	组合逻辑 I 静态的 CMOS 结构有比的逻辑	6
6	组合逻辑 II 传输晶体管 / 传输门逻辑 DCVSL 动态逻辑介绍	6
7	组合逻辑 III 动态逻辑设计的考虑事项在CMOS中的功耗	6
8	组合逻辑 IV 在CMOS逻辑中的功耗 (续.) 漏功耗合理的尺寸调整 - 数字电路的性能优化	6
9	运算结构 / 位划分设计加法器, 乘法器, 移位器设计方法版图绘制和布图技术项目进度表和指导方针	8, 11
10	探讨项目想法的晚间会议完成运算结构和项目的想法
11	Prof. Tayo Akinwande的特邀报告集成 CMOS 加工	2
12	时序电路 I 分类 / 参数静态锁存器和寄存器	7
13	时序电路 II 竞争条件动态锁存器和寄存两相与单相	7
	测验 #1 包括反向器, 组合逻辑
14	时序电路: III 基于脉冲的寄存器锁存器与寄存器系统亚稳特性	7, 10
15	互连电容估计缓冲器链低摆幅驱动器电源分布	4, 9
16	互连 (续.) 在时序中的问题 - 时钟扭曲和抖动的影响	9, 10
17	时钟分布时钟扭曲/抖动的来源以及对性能的影响时钟分布技术自同步的电路	10
18	存储器 I: ROM / EPROM / PLA 设计组织 / 结构单元设计灵敏放大器 PLA 折叠技术自同步	12
19	存储器 II: SRAM 设计单元设计灵敏差分放大器自同步
20	存储器 III DRAM 设计单端接灵敏放大器 CMOS 按比例缩小
	测验 #2 包括运算结构, 内部连接, 时序电路与存储器
21	先进的电压按比例缩小技术 DC-DC 转换器设计性能反馈动态电压 / 频率按比例缩小	11
22	通过减少转换行为来减少功耗在VLSI中的测试缺陷, 缺省模型, 线路敏感性扫描, 内建自检测, IDDQ
	陈述最终的项目
	陈述最终的项目 (续.)

Analysis and Design of Digital Integrated Circuits: In Deep ...

by David A. Hodges, Horace G. Jackson, Resve A. Saleh - McGraw-Hill Higher Education ， 2003， 1988 two editions, UC Berkeley

Table of Contents 2003

1 Introduction

2 MOS Devices

3 Fabrication and Layout

4 Invertor Design

5 Basic Gates

6 High-Speed CMOS Design

7 Dynamic Logic Circuits

8 Interconnect Design

9 Memory Design (Part I)

10 Memory Design (Part II)

11 Clocks and Power Distribution

12 Input and Output

13 Bipolar Digital Circuits

Table of Contents 1988

The Metal Oxide Semiconductor MOS Transistor 23
MOS Inverters and Gate Circuits 56
Semiconductor Diodes 113
Bipolar Junction Transistor 156
Bipolar Transistor Inverter 187
Bipolar Digital Gate Circuits 233
Regenerative Logic Circuits 291
Semiconductor Memories 342
Circuit Design for LSI and VLSI 387
Gallium Arsenide Digital ICs 414
Appendix A Basic Logic Design 434
Diode Logic 445
Index 459

数字集成电路设计

增改描述、图片

作者: 李哲英，骆丽　编著

前言
第1章绪论
　1.1 集成电路的发展历史
　1.2 数字集成电路工艺的进展
　1.3 数字集成电路设计中的新课题
　1.4 数字集成电路设计技术的学习方法
　　1.4.1 掌握设计概念
　　1.4.2 掌握分析技术
第2章数字集成电路设计概论
　2.1 数字集成电路设计的基本内容
　　2.1.1 数字集成电路的实现方法
　　2.1.2 数字逻辑系统设计
　　2.1.3 数字逻辑电路设计
　　2.1.4 数字电路版图设计
　2.2 数字集成电路设计流程
　　2.2.1 自顶向下的数字集成电路设计流程
　　2.2.2 系统级设计流程
　　2.2.3 电路级设计流程
　　2.2.4 版图级设计流程
　2.3 CMOS数字电路
　　2.3.1 基本CMOS数字电路
　　2.3.2 CMOS数字电路的主要技术特性
　2.4 数字集成电路设计基本技术
　　2.4.1 数字集成电路分层设计技术
　　2.4.2 仿真分析
　2.5 Verilog HDL基本概念
　　2.5.1 数字电路系统的模型概念
　　2.5.2 硬件描述与仿真的基本概念
　　2.5.3 Verilog HDL的编程原则
　本章小结
　习题
第3章 Verilog HDL数字电路描述
　3.1 数字电路的Verilog HDL描述概念
　　3.1.1 数字电路的描述方法
　　3.1.2 Verilog HDL中的时间描述
　3.2 Verilog HDL编程规则
　　3.2.1 Verilog HDL中的数据与变量
　　3.2.2 Verilog HDL的算子与表达式
　　3.2.3 Verilog HDL的语句
　　3.2.4 控制结构
　　3.2.5 定时控制
　　3.2.6 编译指令
　　3.2.7 系统任务
　3.3 Verilog HDL中的用户定义原语UDP
　　3.3.1 用户定义原语的基本概念
　　3.3.2 UDP中的逻辑结构体
　　3.3.3 用户定义原语UDP应用
　本章小结
　习题
第4章数字逻辑模型与仿真分析
　4.1 数字逻辑Verilog HDL模型
　　4.1.1 开关级模型
　　4.1.2 门级模型
　　4.1.3 行为级模型
　4.2 数据流分析与数字逻辑模型应用
　　4.2.1 数据流结构分析
　　4.2.2 组合逻辑模型应用概念
　　4.2.3 时序逻辑模型应用概念
　4.3 Verilog HDL模型仿真分析
　　4.3.1 Verilog HDL仿真的基础
　　4.3.2 组合逻辑的Verilog HDL仿真
　　4.3.3 时序逻辑的Verilog HDL仿真
　本章小结
　习题
第5章数字电路的逻辑设计
　5.1 数字逻辑系统设计与验证概念
　　5.1.1 数字逻辑系统设计
　　5.1.2 数字逻辑仿真验证与分析
　5.2 组合逻辑电路设计与仿真
……
第6章数字系统ASIC实现方法
第7章数字集成电路结构设计
第8章 CMOS数字集成电路版图设计
第9章数字集成电路设计中的规划
第10章数字集成电路IP核应用技术
附录A ModelSim简明使用手册
附录B Microwind2操作说明